Trójstanowa logika
W elektronice cyfrowej trójstanowa, trójstanowa lub trójstanowa logika pozwala portowi wyjściowemu przyjąć stan wysokiej impedancji, skutecznie usuwając wyjście z obwodu, oprócz poziomów logicznych 0 i 1.
To pozwala wielu obwodom dzielić tę samą linię lub linie wyjściowe (takie jak magistrala, która nie może słuchać więcej niż jednego urządzenia w tym samym czasie).
Wyjścia trójstanowe są zaimplementowane w wielu rejestrach, sterownikach magistrali i klapkach w serii 7400 i 4000, jak również w innych typach, ale także wewnętrznie w wielu układach scalonych. Inne typowe zastosowania to wewnętrzne i zewnętrzne magistrale w mikroprocesorach, pamięci komputera i urządzeniach peryferyjnych. Wiele urządzeń jest sterowanych przez wejście active-low zwane OE (Output Enable), które dyktuje, czy wyjścia powinny być utrzymywane w stanie wysokiej impedancji, czy też napędzać ich odpowiednie obciążenia (do poziomu 0 lub 1).
Termin tri-state nie powinien być mylony z logiką trójwartościową (logiką 3-wartościową).
| WEJŚCIE | WYJŚCIE | |
|---|---|---|
| A | B | C |
| 0 | 0 | Z (wysoka impedancja) |
| 1 | Z (wysoka impedancja) | |
| 0 | 1 | 0 |
| 1 | 1 | |
O buforze trójstanowym można myśleć jak o przełączniku. Jeśli B jest włączone, przełącznik jest zamknięty. Jeśli B jest wyłączone, przełącznik jest otwarty.
.